當(dāng)前承載算力的基礎(chǔ)設(shè)施是各種規(guī)模的的數(shù)據(jù)中心，從幾十個服務(wù)器節(jié)點(diǎn)的小規(guī)模企業(yè)級計(jì)算中心到數(shù)萬個節(jié)點(diǎn)的巨型數(shù)據(jù)中心，通過云計(jì)算的模式對應(yīng)用層客戶提供存儲、軟件、計(jì)算平臺等服務(wù)。這個生態(tài)直接承載了全球數(shù)十萬億美元規(guī)模的數(shù)字經(jīng)濟(jì)，而且對全球服務(wù)業(yè)、工業(yè)、農(nóng)業(yè)的滲透率隨著大數(shù)據(jù)、5G、人工智能等技術(shù)的發(fā)展還在不斷提高。算力，已不僅僅是一個技術(shù)指標(biāo)，它已經(jīng)成為了先進(jìn)生產(chǎn)力的代表。
算力源于芯片，通過基礎(chǔ)軟件的有效組織，最終釋放到終端應(yīng)用上。目前數(shù)據(jù)中心中核心算力芯片包括CPU、GPU、FPGA和少量的ASIC，其中各類通用CPU的占比還是絕對統(tǒng)治地位。數(shù)據(jù)顯示目前CPU的年出貨量超過200億顆，其中數(shù)據(jù)中心中使用的服務(wù)器端CPU的出貨量約2000萬顆，PC（包括桌面、工作站等）端約2.6億顆。僅在2020年第4季，全球基于ARM IP的芯片出貨達(dá)到了創(chuàng)紀(jì)錄的67億顆；GPU的出貨量也非？捎^，超過4億顆（包括Intel、AMD的集成核顯），大部分都應(yīng)用在各種終端設(shè)備中，如大量消費(fèi)級和工業(yè)級電子產(chǎn)品中。在云端，高性能CPU和GPU是主要的兩種算力芯片——也是規(guī)模，單價，應(yīng)用環(huán)境最復(fù)雜的芯片。
02負(fù)載分化：從存內(nèi)計(jì)算到網(wǎng)內(nèi)計(jì)算，出現(xiàn)大量可從CPU卸載的任務(wù)
計(jì)算的兩個核心要素：數(shù)據(jù)和計(jì)算，在數(shù)據(jù)和計(jì)算之間通過復(fù)雜的存儲層次來均衡帶寬、延遲、容量、成本等因素，盡可能讓計(jì)算芯片對數(shù)據(jù)能做到“隨用隨取”，然而這在物理上是不可能實(shí)現(xiàn)的。將數(shù)據(jù)從生產(chǎn)側(cè)或存儲側(cè)搬運(yùn)到計(jì)算節(jié)點(diǎn)上也需要時間和能耗。為了把數(shù)據(jù)搬運(yùn)到完成布爾邏輯的計(jì)算單元，已經(jīng)消耗了90%以上的能耗了。過去50年，乘著摩爾定律的東風(fēng)，單顆計(jì)算芯片的處理性能指數(shù)增長，然而訪存帶寬受限于管腳數(shù)和時鐘頻率僅能做到線性增長，相對而言數(shù)據(jù)搬運(yùn)的開銷被繼續(xù)放大了。端到端的延遲越來越難以控制，要把處理器“喂飽”也變得越來越困難。為了不浪費(fèi)處理器計(jì)算容量，只好通過各種共享機(jī)制來相互隱藏?cái)?shù)據(jù)搬運(yùn)的延遲和開銷——而這本身就是一種開銷。
一個直接的想法就是將數(shù)據(jù)靠近計(jì)算芯片、或者將計(jì)算芯片靠近數(shù)據(jù)，而且是物理臨近。出現(xiàn)了“存內(nèi)處理（PIM，Process In Memory）”的概念，也稱之為"In-Memory Computing”，存內(nèi)計(jì)算。例如，將一些地址計(jì)算，地址轉(zhuǎn)換，校驗(yàn)碼計(jì)算、查找表等設(shè)置在存儲控制器中。但這本質(zhì)上是卸載了部分CPU負(fù)載的計(jì)算到內(nèi)存控制器，其實(shí)并沒有把CPU完全“嵌入”內(nèi)存，但也算是一種間接的存內(nèi)計(jì)算的實(shí)現(xiàn)方式。還有一種更依賴新型器件技術(shù)的“存算一體”，比如非易失性存儲單元的阻抗（或?qū)Ъ{）作為被存數(shù)據(jù)，當(dāng)在一端施加輸入數(shù)據(jù)（電壓），輸出就是二者的乘積，再通過模擬信號處理，模擬-數(shù)字轉(zhuǎn)換后，得到CPU可以處理的二進(jìn)制數(shù)據(jù)；當(dāng)把這些節(jié)點(diǎn)組織稱一個陣列，就相當(dāng)于完成了一次兩個向量的乘累加（MAC）操作。
另外一種存算融合的方式是“近內(nèi)存計(jì)算（Near-Memory Computing）”， 主要體現(xiàn)為放置更多的存儲器件（包括非易失性存儲器件）到片上，可以視為一種通過片上集成大內(nèi)存作為一級高速緩存，這種方式更多是存儲技術(shù)和集成技術(shù)來驅(qū)動的，比如已經(jīng)開始采用的高帶寬存儲器（HBM）, 得益于3D集成技術(shù)，單個存儲堆棧帶寬即可以達(dá)到100GB/s，相比于GDDR5的DRAM的28GB/s，有接近4倍的提升！本質(zhì)上來看，CPU的存儲層次之所以發(fā)展為多層、多級，也是為了使處理器更“靠近”數(shù)據(jù)。
在線咨詢 
