| Siemens A5E00180526 |
 |
價(jià)格： 元(人民幣) | 產(chǎn)地：Siemens A5E00180526 |
| 最少起訂量：1個(gè) | 發(fā)貨地：Siemens A5E00180526 | |
| 上架時(shí)間：2021-04-27 17:29:13 | 瀏覽量：82 | |
廈門(mén)光沃自動(dòng)化設(shè)備有限公司
 |
||
| 經(jīng)營(yíng)模式：經(jīng)銷(xiāo)商 | 公司類型：其他有限責(zé)任公司 | |
| 所屬行業(yè)：PLC控制系統(tǒng) | 主要客戶：全國(guó)市場(chǎng) | |
 在線咨詢  |
||
| 聯(lián)系人:吳 (先生) | 手機(jī):18030229050 |
電話: |
傳真: |
| 郵箱:1878187406@qq.com | 地址:廈門(mén)市海滄區(qū)滄湖東一里海景奧斯卡 |
|
Siemens A5E00180526 模擬信號(hào)輸入電路 ADS5422的模擬信號(hào)輸入可以采取單端輸入方式或者差分輸入方式。單端輸入方式連接比較簡(jiǎn)單，但抗噪性能差，所以我們采取差分輸入方式，以盡量減少信號(hào)噪聲以及電磁的干擾，尤其是采用差分輸入方式可以將所有偶次諧波通過(guò)正反反個(gè)輸入信號(hào)基本上互相抵消。 ADS5422的模擬信號(hào)差分輸入方式需要同時(shí)使用IN和IN引腳，其硬件連接方法如圖2 所示。圖中，首先使用放大器OPA687以及RF變壓器將單端信號(hào)轉(zhuǎn)換成差分信號(hào)，然后輸入到ADS5422，其中ADS5422的公共端CM和RF變壓器的公共端連接，RF變壓器的匝數(shù)比應(yīng)該根據(jù)信號(hào)確定。為了增強(qiáng)信號(hào)的穩(wěn)定性，在ADS5422每個(gè)信號(hào)的輸入前加上RC低通濾波電路，圖2中推薦Rt為 50Ω，Rin為22Ω，Cin為10pF，這些元件也可以根據(jù)具體的信號(hào)進(jìn)行調(diào)整，一般情況下電阻值在10～100Ω之間，電容值在10～200pF之間。
2．2 ADS5422與IDT72V2113的連接 雖然ADS5422的供電電壓為5V，但其輸出的數(shù)字信號(hào)電平兼容3.3V電平，因此不需要電平轉(zhuǎn)換芯片，只要將ADS5422的數(shù)據(jù)線與IDT72V2113的數(shù)據(jù)線相連即可。但是，ADS5422采樣和存儲(chǔ)采樣數(shù)據(jù)到IDT72V3113 中，這兩個(gè)操作對(duì)時(shí)序配置要求非常嚴(yán)格，如果兩者時(shí)序關(guān)系配合得不是很好，就會(huì)發(fā)生數(shù)據(jù)存儲(chǔ)出錯(cuò)或者掉數(shù)。如何簡(jiǎn)單、可靠地實(shí)現(xiàn)采樣和存儲(chǔ)是設(shè)計(jì)這部分電路的難點(diǎn)。一般的方法是，通過(guò)可編程邏輯器件（CPLD或FPGA）來(lái)實(shí)現(xiàn)ADC與FIFO存儲(chǔ)器之間的時(shí)序，即由CPLD或FPGA來(lái)控制ADC采樣和 FIFO存儲(chǔ)器的寫(xiě)操作。但是，通過(guò)仔細(xì)查看ADS5422和IDT72V2113的工作時(shí)序圖，找到了一種簡(jiǎn)單可靠的實(shí)現(xiàn)方法，此方法不需要CPLD或 FPGA就可以實(shí)現(xiàn)兩者的時(shí)序配合。 首先分析ADS5422的工作時(shí)序圖，如圖3所示，其中t1為采樣時(shí)鐘上跳沿到輸出數(shù)據(jù)無(wú)效之間的時(shí)間間隔，即數(shù)據(jù)保持時(shí)間，其大小為3ns。查看IDT72V2113的相關(guān)文檔可知，對(duì)其進(jìn)行寫(xiě)操作時(shí)，數(shù)據(jù)線的保持時(shí)間大于1ns即可滿足要求。因此，ADS5422與IDT72V2113之間的時(shí)序配合可以采用以下簡(jiǎn)單的實(shí)現(xiàn)方法：ADS5422的采樣時(shí)鐘和IDT72V2113的寫(xiě)時(shí)鐘采用同一個(gè)時(shí)鐘源，這樣，每一個(gè)時(shí)鐘的上跳沿，ADS5422進(jìn)行模數(shù)轉(zhuǎn)換，同時(shí)將上個(gè)時(shí)鐘周期內(nèi)輸出的采樣數(shù)據(jù)存儲(chǔ)到DT72V2113內(nèi)部。 2．3 C6203B與IDT72V2113的連接 C6203B與IDT72V2113的連接是通過(guò)C6203B外部擴(kuò)展總線（XB）。 C6203B的外部擴(kuò)展總線（XB）寬度為32位，可以實(shí)現(xiàn)與同步FIFO無(wú)縫連接，可以同時(shí)無(wú)縫實(shí)現(xiàn)四個(gè)FIFO寫(xiě)接口或者實(shí)現(xiàn)3個(gè)FIFO寫(xiě)接口及1 個(gè)FIFO讀接口。通過(guò)無(wú)縫連接實(shí)現(xiàn)FIFO讀接口，F(xiàn)IFO必須連接到XCE3上，數(shù)據(jù)通過(guò)DMA方式從IDT72V2113傳送到C6203B的片內(nèi) RAM中，具體連接如圖4所示。圖4中，4片IDT72V2113經(jīng)過(guò)字長(zhǎng)和字深擴(kuò)展形成2MB的數(shù)據(jù)輸入緩沖，輸入數(shù)據(jù)總線（D0～D15）、輸出數(shù)據(jù)總線（Q0～Q15）、讀使能（REN）、讀時(shí)鐘（RCLK）、寫(xiě)使能（WEN）、寫(xiě)時(shí)鐘（WCLK）和將空標(biāo)志信號(hào)（PAE）是由4片 IDT72V2113的相應(yīng)信號(hào)組合形成的；XCE3為外部擴(kuò)展總線（XB）的空間選擇信號(hào)，XFCLK為外部擴(kuò)展總線（XB）的輸出時(shí)鐘， EXT_INT4是C6203B的外部中斷信號(hào)4，DX0用作通用輸出口，控制IDT72V2113的寫(xiě)使能信號(hào)。
Siemens A5E00180526
|
| 版權(quán)聲明：以上所展示的信息由會(huì)員自行提供，內(nèi)容的真實(shí)性、準(zhǔn)確性和合法性由發(fā)布會(huì)員負(fù)責(zé)。機(jī)電之家對(duì)此不承擔(dān)任何責(zé)任。 友情提醒：為規(guī)避購(gòu)買(mǎi)風(fēng)險(xiǎn)，建議您在購(gòu)買(mǎi)相關(guān)產(chǎn)品前務(wù)必確認(rèn)供應(yīng)商資質(zhì)及產(chǎn)品質(zhì)量。 |
機(jī)電之家網(wǎng) - 機(jī)電行業(yè)權(quán)威網(wǎng)絡(luò)宣傳媒體
關(guān)于我們 | 聯(lián)系我們 | 廣告合作 | 付款方式 | 使用幫助 | 會(huì)員助手 | 免費(fèi)鏈接Copyright 2026 jdzj.com All Rights Reserved??技術(shù)支持：機(jī)電之家 服務(wù)熱線：0571-87774297
網(wǎng)站經(jīng)營(yíng)許可證:浙B2-20080178
