| TDM 1.2-050-300-W1-2 |
 |
價格： 元(人民幣) | 產地：TDM 1.2-050-300-W1-2 |
| 最少起訂量：1個 | 發貨地：TDM 1.2-050-300-W1-2 | |
| 上架時間：2021-08-10 14:55:58 | 瀏覽量：54 | |
廈門光沃自動化設備有限公司
 |
||
| 經營模式：經銷商 | 公司類型：其他有限責任公司 | |
| 所屬行業：PLC控制系統 | 主要客戶：全國市場 | |
 在線咨詢  |
||
| 聯系人:吳 (先生) | 手機:18030229050 |
電話: |
傳真: |
| 郵箱:1878187406@qq.com | 地址:廈門市海滄區滄湖東一里海景奧斯卡 |
|
如果上述代碼需要開放時鐘門控，那么在FPGA原型設計中只需要修改宏定義即可。不足之處是，任何時候要將FPGA原型轉化為ASIC設計時總是需要做出一些修改（其實就是修改宏定義）。很多設計者對此會感覺不是太舒服，因為他們認為二者使用的不是一樣的RTL。 一個更好的辦法是使用一個自動門控刪除工具來消除任何認為造成失誤的可能。許多現代的綜合工具通過正確的約束，現在都提供這項功能。例如，Synplify就有一個稱為“Fix gated clocks”選項，就是用于自動地從時鐘線上將門控操作刪除，并將其移動到數據路徑上。我們來看下面這個代碼示例：
在上面的代碼中，系統時鐘被一個使能信號門控產生一個門控時鐘。這個門控時鐘被用于驅動觸發器oDat，而oDat用于寄存器輸入iDat。如果沒有啟用“fixing the clock gating”選項，那么綜合工具將會直接實現邏輯功能，如圖17所示。
圖17：直接時鐘門控 圖17的邏輯實現中，在時鐘線上放置了門控操作。那么設計中現在有了兩個時鐘域，必須分別對它們進行約束，而且必須分別將它們布局到時鐘資源。但是，如果啟動了時鐘門控刪除，這個邏輯門就會比較容易地被移動到數據路徑上，如圖18所示。
圖18：時鐘門控刪除 現在大部分邏輯器件里邏輯單元都提供了一個時鐘使能輸入，有了該使能輸入就可以不使用本方案。然而，如果一個特定的技術并未提供觸發器時鐘使能，那么只能使用本技術來刪除時鐘門控，只是這樣就將會在數據路徑上增加延時。
TDM 1.2-050-300-W1-2 IC697ACC775 IC697ACC800 IC697ACC801
|
| 版權聲明：以上所展示的信息由會員自行提供，內容的真實性、準確性和合法性由發布會員負責。機電之家對此不承擔任何責任。 友情提醒：為規避購買風險，建議您在購買相關產品前務必確認供應商資質及產品質量。 |
