亚洲综合在线播放_久久视频免费在线_久久久黄色av_亚洲免费视频一区

IC697CPU731 

在正確選擇了所有接口后，我們現(xiàn)在設置使用SLX FPGA優(yōu)化和生成pragmas。

二、在SLX FPGA中生成HLS pragmas

生成HLS pragmas有兩個步驟：

1. 在FPGA中查找并并行化循環(huán)

2. 生成插入HLS注釋的代碼

在第一步中，SLX的優(yōu)化引擎搜索可能的解決方案的設計空間，以確定的實用程序和參數(shù)集。設計空間包括：（1）循環(huán)的不同并行化選項，即針對不同展開因子采用流水線或unroll；（2）數(shù)組的多維分割和重構選項（完全分割或循環(huán)分割）；

（3）函數(shù)層次結(jié)構：內(nèi)聯(lián)或阻塞。

對于這個特定的例子，這將導致大約1.32 x e19的設計點，SLX的優(yōu)化引擎將在70秒內(nèi)收斂到一個解決方案。

IC697CPU731 Sticker-set   07DC92
CP420B  
CP430B  
CP430BP  
CP430BP-ETH  
CP430T  
CP430T-ETH  
CP435T   PM554-T
CP420B  
CP430B  
CP430BP  
CP430BP-ETH  
CP430T  
CP430T-ETH  
CP435T  CP435-ETH
CP430C   
CP430C-ETH   
CP440C-ETH   
CP450T   
CP450T-ETH   
TK401   
TK402
CP435T-ETH  
CP440C-ETH  
CP450T  
CP450T-ETH  
TK401  
TK403  
TK405  TA562-RS-RTC
CL-LSR.CX12AC2   
CL-LSR.C12AC2   
UTF21-FBP  
CL-LSR.12DC2  
AI835   DPW03
CP-E24/0.75   
CP-E24/1.25   
CP-E24/2.5   
CP-E5/3.0   
CP-E12/2.5  
CP-E48/0.62
CP-E48/1.25   
CP-E24/5.0   
CP-E24/10.0   
CP-E24/20.0   
CP-E48/5.0   CP-E48/10.0
CP-E12/10.0   
CP-S24/5.0   
CP-S24/10.0   
CP-S24/20.0   
CP-C24/5.0   CP-C24/20.0
CP-C24/10.0   
CR-P024DC1   
CR-M024AC2L  
CR-M024DC2   
CR-M024DC3L   CR-M110AC3
LAF150/HE10-20/UNI/662/UL  
LAF200/HE10-20/UNI/662/UL   
NCBR   07KT95   NCB
LAF300/HE10-20/UNI/662/UL  

IC697CPU731